PATENT ABSTRACTS OF JAPAN

(11)Publication number:

03-104216

(43)Date of publication of application: 01.05.1991

(51)Int.CI.

H01L 21/28 H01L 21/316 H01L 21/3205

(21)Application number: 02-233476

(71)Applicant: AMERICAN TELEPH & TELEGR CO <ATT>

(22)Date of filing:

05.09.1990

(72)Inventor: HILLS GRAHAM WILLIAM

(30)Priority

Priority number: 89 404927


Priority date: 08.09.1989

Priority country: US

(54) METHOD FOR MANUFACTURING SEMICONDUCTOR

(57)Abstract:

PURPOSE: To enable formation of a smaller opening than obtained in any lithography process which can be utilized, by so etching a pattern transfer material layer that at least one opening is formed in the pattern transfer material layer, and, when etching the first material layer through the opening, providing the opening with an inward-inclined side surface. CONSTITUTION: A dielectric body 27 is formed on a transistor structure. The dielectric body 27 is a silicon oxide formed by thermal decomposition gas phase growth. In the dielectric body 27, an opening smaller than the minimum width D attainable by lithography is formed. Reduction in width is attained with a pattern transfer material layer 31 on the surface of the dielectric layer 27, and then a photo-resist 29 is deposited for patterning. Each wall 32 made in etching process leans inward. With the width of window being a dimension T at the bottom of the pattern transfer material 31, this is smaller than the minimum dimension D attainable by the lithography.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

① 特許出願公開

平3-104216 ⑫ 公 開 特 許 公 報 (A)

®Int. Cl. 5

庁内整理番号 識別記号

❸公開 平成3年(1991)5月1日

21/28 21/316 H 01 L 21/3205 V 7738-5F

> 6810-5F 21/88 H 01 L 6940-5F 21/94

C Ă

未請求 請求項の数 10 (全7頁) 審査請求

半導体製造方法 の発明の名称

> 平2-233476 の特

願 平2(1990)9月5日 22出

優先権主張

アメリカ合衆国,95129 カリフオルニア グラハム ウイリアム @発 明 者

> レインボー ドライブ 7150 ヒルズ

アメリカ合衆国,10022 ニユーヨーク,ニユーヨーク, アメリカン テレフオ の出 題 人

> マデイソン アヴエニユー 550

カムパニー

外1名 弘文 弁理十 三俣 の代 理 人

1. 発明の名称

半導体製造方法

- 2. 特許請求の範囲
- (1) 第1材料層 (27) を形成するステップ、 前記第1材料層上にパターン転写材料層(31) を形成するステップ、

前記パターン転写材料層 (31) 上にレジスト 材料(29)を形成するステップ、

前記レジスト材料圏 (29) をパターン化する ステップ、

前記パターン転写材料層 (31) 内に少なくと も一つの開口を形成するように前記パターン転写 材料層をエッチングするステップ、

前記開口を通して前記第1材料層(27)をエ ッチングするステップからなり、

前記閉口が内部への傾斜側面(32)を有する ことを特徴とする半導体製造方法。

(2) 前記第1材料層(27) が誘電体である ことを特徴とする請求項1記載の方法。

- (3) 前記パターン転写材料 (31) が、ポリ シリコン、ケイ酸タンタル、アルミニウム、チタ ン、チタン-タングステン、タングステン、から なるグループから選択されることを特徴とする請 求項1記載の方法。
- (4).前記パターン転写材料(31)がポリシ リコンであり、前記パターン転写材料(31)が トリクロロフルオロメタンを用いエッチングされ ることを特徴とする請求項1記載の方法。
- (5) 前記パターン転写材料(31) がケイ酸 タンタルであり、前記パターン転写材料(31) がトリクロロフルオロメタンを用いエッチングさ れることを特徴とする請求項1記載の方法。
- (6) 前記第1材料層が二酸化シリコンであり、 前紀パターン転写材料が、アンドープ・ポリシ リコンであり、

前記アンドーブ・ポリシリコンが、約60sc c mの流量下かつ約10 μ mの圧力(酸素の存在 無しで)下でトリクロロフルオロメタンを用い、 また約500Vのパイアス電圧下で、エッチング され、前記ポリシリコン内に内部への傾斜壁を有する開口を形成し、前記二酸化シリコンが、前記エッチングされたポリシリコンをマスクとして使用してエッチングされ、前記二酸化シリコン内に、前記ポリシリコン内の前記開口より小さな開口を少なくとも一つ形成することを特徴とする請求項1記載の方法。

(7) 基板上にパターン転写材料層を形成する ステップ、

前記パターン転写材料層上にレジスト材料を堆 積ステップ、

少なくとも一つの第1関口を形成する為に、前 記レジスト材料をパターン化するステップ、

第1関ロより小さな寸法の少なくとも一つの第 2の関ロを形成するために、前記パターン転写材 科脳をエッチングするステップ、

前記基板材料の酸化物を成長させるステップ、 からなり、前記第2の開口がマスクとして機能す ることを特徴とする半導体製造方法。

(8) 前記基板がシリコンであることを特徴と

一般の集積回路製造過程は、選択的エッチング による様々な材料での閉口の形成をしばしば有し ている。例えば、"トレンチ"と呼ばれる閉口は、 シリコンのような基板内にしばしば形成され、各 デバイス間を分離し、容量性の電荷審積を提供す る。"パイアス"、"ウィンドウ"あるいは"接 触穴。と呼ばれる他の閉口は、誘電層内にしばし ば製造され、二つの金属化層の間、あるいは金属 化層とトランジスタの活性領域との間の接触を可 能にする。一般に、これら開口は、開口が製造さ れる材料上にフォトレジストを堆積することによ り形成される。フォトレジストの部分は露光され る。フォトレジストの露光部分あるいは露光され ていない部分のいずれか(これは、ポジ型フォト レジストあるいはネガ型フォトレジストが使用さ れるかに依存する)が洗い落とされ、露出した下 層の材料の選択部分を残す。マスクとして機能す る残留レジストにより、下層の材料の露出部分は 開口を形成するようにエッチングされる。この閉 口は、次のように適当な材料で埋められる。例え

する請求項7記載の方法。

(9) 基板の上にあるパターン転写材料圏を形成するステップ、

内部への傾斜側面を有する少なくとも一つの第 1 開口を形成する為に、前記パターン転写材料を パターン化するステップ、

前記基板内にトレンチをエッチングするステップ からなり、

前記パターン転写材料層がマスクとして機能する ことを特徴とする半導体製造方法。

(10)前記パターン転写材料層と前記基板との間に少なくとも一つの材料層を形成するステップをさらに有することを特徴とする請求項9記載の方法。

3. 発明の詳細な説明

[産業上の利用分野]

本発明は、半導体集積回路の製造方法に係り、 特に半導体製造に必要とされる様々な層の制御エ ッチングの方法に関する。

[従来の技術]

ば、閉口がトレンチであれば、トレンチは誘電材料で埋められ、デバイス相互を分離する。トレンチが容量性の電荷蓄積に使用されるならば、1種以上の導伝材料層で輪郭付される。パイアス即ちウィンドウは、例えば金属のような導電材料で埋められ、二つの金属化層の間、あるいはソース/ドレインと上にある金属化層との間に導電性接続を供与する。

一般的に、下層の材料でのパターン化レジストを忠実に再生することが望ましいと通常考えられている。上にあるパターン化レジストの構造より下にある構造の大きさ(あるいは開口)を大きくあるいは小さく製造しようとすると、一般に、ウエハ間、ウエハ内、あるいはチップ内に統一性をなくす結果になる。

下層の材料(垂直壁と共に)内にパターン化レジストを忠実に再生する工程は、"ゼロデルタ"工程と呼ばれているが、これは、レジストと下にある材料との間の特徴サイズ幅に差がないからである。時々、"ゼロデルタ"工程は次のように傾

斜壁を有する構造を形成するように変形される。 傾斜壁を形成するように変形されたゼロデルタエ 程の例は、傾斜パイアス(改良金属ステップカパ レッジに対する)の形成であり、傾斜壁(改良誘 電カバレッジに対する)を有する金属ランナーの 形成である。しかし、ゼロデルタ工程(傾斜壁 えも伴う)での最小の開口と同様に最小の構造間 幅は、一般にリソグラフィにより限定される。

半導体産業の当業者は、直接的なリソグラフィにより利用可能な限界以下の寸法で、パイアス、ウィンドウ、トレンチを有する開口を製造する方法を絶えず追求している。

[発明の概要]

本発明はゼロデルタ工程ではないが、本発明によれば、利用可能ないかなるリソグラフィ工程により達成し得るものより小さい関ロの形成が可能である。本発明の実施例において、材料層(パターン転写材料と呼ばれる)が、関ロがエッチングされる下層材料と上層のフォトレジストとの間に堆積される。よって、パターン転写材料は、エッ

ひ来、あるいは他の適当な材料からなる。ゲート
酸化物13と上層の導電材料15は、例えばポリ
シリコンである。ゲート酸化物13と導電材料1
5の組合せは、しばしば、ゲートスタック。
はれる。ゲートスタックは、参照番号25には
でされている。本発明は、より複雑なゲートは
でおったなが、この
がートは
というなが、ここでは
値便なため
ですれている。

参照番号17と参照番号19とは、それぞれソースとドレインを示す。フィールド酸化物21は、デバイス相互を分離する役割を果たす。本発明は、デバイス相互を分離する他の手段を使用する集積回路構造に応用可能である。参照番号23は、二つのトランジスタを接続するゲートランナーを示す。上述の基本トランジスタ構造は、一般的なMOSトランジスタである。しかし、本発明は、広く様々なタイプのトランジスタに応用可能であり、それはバイポーラトランジスタを含んでいる。簡

チングされる材料とフォトレジストとの間に挟み 込まれる。次に、フォトレジストは従来技術によ りパターン化され、閉口を規定する。パターン転 写材料は、内部への傾斜プロファイルを形成する 工程によりエッチングされる。傾斜プロファイル は、パターン転写材料と下層基板との間の境界に 閉口を定める役割を果たす。しかし、パターン転 写材料により定められた閉口の寸法は、フォトレ ジストの相当する閉口より小さい。次に、パター ン転写材料は、下層材料をエッチングするための マスクとして使用され、閉口を形成するが、この 開口はフォトレジストでのリソグラフィにより達 成可能な寸法より小さい寸法を有する。開口は様 々な用途に利用されるが、例えば、ウィンドウ即 ちパイアスとして、トレンチとして、あるいは酸 化物成長に対するパターンとしてさえも利用され

[実施例]

第1図において、基板11は、主に例えば、シ リコン、エピタキシャル成長シリコン、ガリウム

便のために、MOSトランジスタへの本発明の応 用のみを記述する。

誘電体27は、前述のトランジスタ構造上に形成される。誘電体27は、多くの場合、熱分解気相成長により形成されたシリコン酸化物である。誘電体27を貫通するウィンドウやバイアスを閉口し、それにより導電材料、一般にはアルミニウム、タングステン、あるいはポリシリコンが、ウィンドウあるいはバイアス内に堆積されることが望ましいと一応考えられる。導電材料は、様々な構成物間の導電的な相互接続を形成するように次のようにパターン化される。

フォトレジスト29は、誘電休27の上に載る。フォトレジスト29内にリソグラフィによりブリントされ得る最小特徴サイズ幅はDであるとする。第1図は、フォトレジスト内に各々幅Dでパターン化された開口を例示する。パターン化開口は、ソース17、ドレイン19、ゲート25、ランナー23の各々の上のフォトレジスト内であり第1図に例示される。もちろん、本発明の実施例では、

上述の例示された閉口の全でが下層誘電体 2 7 に 転写される必要は必ずしもない。

本発明は、誘電体27内に、達成可能なリソグラフィによる最小幅Dより小さなウィンドウ(で接触穴でとも呼ばれる)のような閉口を形成する方法を提供する。幅の減少は、誘電層27の表面上で堆積層31(*パターン転写材料層でと呼ばれる)により達成され、その後、フォトレジスト29が堆積され、パターン化される。第1図は、誘電層27とパターン化フォトレジスト29との間に挟み込まれる層31を例示する。

パターン転写材料31に対する適切な候補材料の範疇にあるものは次の通りである:ポリシリコン、ケイ酸タンタル、アルミニウム、チタンータングステン。パターン転写材料31に必要とされるどの材料も、内部への傾斜プロファイルを作るようエッチングされ得る材料でなければならない。(もちろん、アンダーカットプロファイルは望ましくない。)第2図が例示する結果は、パターン化フォトレジスト29をマスク

3へのウィンドウ34を形成するが、ウィンドウ34は、リソグラフィにより達成可能な最小の寸法Dより小さな幅Tを有する。

上述の工程は、ゼロデルタ工程ではなく、その理由は、結果のエッチング幅下は、リソグラフィによる幅Dより小さい。工程のデルタ、すなわち最終的にエッチングされた幅とリソグラフィによる幅との間の差は、△-D-Tとして定義される。本発明の工程のデルタは、壁32上に形成された傾斜の程度により、またパターン転写材料31の厚さにより、制御される。

ウィンドウ即ちバイアス34が形成された後、 標準的な工程のステップが遂行され、このステップは、(もし必要ならば)パターン転写材料31 の除去と適当な金属化の形成とを有する。

様々な材料において、傾斜壁を作る多様なエッチング技術が存在する。一般に、これらのエッチング技術は、ポリマーによる側壁の形成により達成されると考えられるが、この側壁は、傾斜側面を形成し、エッチングの数の材料の側面を保護す

として使用し、パターン転写材料31が、傾斜プロファイルを作るようにエッチングされる時に得られるものである。エッチング工程により作られる各壁32は、内部へと傾斜する。パターン転写材料31の底でウィンドウの幅は、寸法Tを有する幅であり、この寸法Tは、上述のリソグラフィにより達成可能な最小の寸法Dより小さい。寸法Tは、寸法Dより小さく、理由は、壁32は内部へと傾斜しているからである。望ましい傾斜壁32を作るエッチング工程の例は、次に述べる。

第2図に示される構造が得られた後、パターン 転写材料31は、次のエッチングステップに対す るマスクとして使用される。次のエッチングステップにおいては、誘電体27は、パターン転写材 料31を貫通してエッチングされる。誘電体27 内に形成されたウィンドウ即ちパイアスの各々は、パターン転写材料31内に形成されたウィンドウ あるいはパイアスの幅に同じ幅Tを有する。よっ て、本発明の工程は、誘電体27を貫通し、ソー ス17、ドレイン19、ゲート25、ランナー2

ることが多い。しかし、他のメカニズムは、多様な環境下(反応産物の堆積、あるいは基板温度の制御による供給ガスの種類)で、傾斜側面の形成の原因となる。パターン転写材料がアルミニウムであるときに必要とされる適切なエッチング工程の一例は、「先細りエッチングのための方法と装置」の名称の、1988年6月30日に出願した本出願人の米国特許出願に記載されている。

例

テトラエチルオルソシラン(TEOS)から熱分解気相成長により堆積された不純物付加の無い酸化ケイ素の8000オングストロームの層が、いくつかのシリコン基板上に堆積された。パターン転写材料は、酸化ケイ素の最上部上に堆積された。ある場合においては、パターン転写材料は4000オングストロームの厚さのアンドーブのポリシリコンであり、また他の場合においては、パターン転写材料は2500オングストロームのケイ酸タンタルであった。パターン転写材料は、1.1μmのフォトレジスト(HPR204、フント

ケミカル社の製品)で被覆された。

れた誘電体とともに使用される時であるが、平坦 化は必ずしも必要ではない。本発明の技術は、様々な形で3層レジストや2層レジストを必要とし、 多くの3層手法や2層手法がゼロデルタ工程であるという事実を有するエッチング方法とは異なる。

本発明は、誘電体自身内に傾斜側面を作るような誘電体のエッチングを有する工程を凌ぐ様々な利点をもまた提供する。しばしば、このような工程は、誘電体のエッチング間に側壁保護の機構を含んでいる。しかし、誘電層の底での開口の寸法が誘電体の厚さに依存してしまう。本技術は、下層材料内に傾斜の無い側面を作り、結果的に誘電層の底での閉口の大きさは誘電層の厚さに依存しない。

第1図から第3図は、ソース、ゲート、ドレイン、ランナーに対するウィンドウの閉口を示すが、本発明は、小さな閉口が望まれる半導体製造のいずれの部分に対してもまた適用可能である。例えば、本発明の工程は、第1レベルの金属と第2レベルの金属との間、第2レベルの金属と第3レベ

0.24μmという結果であった。幅減少量は、パターン転写材料の厚さに依存する、すなわち、より厚いパターン転写材料はより大きな幅の減少をもたらす。

本発明の技術が最も有効であるのは、平坦化さ

ルの金属との間、第1レベルの金属と第3レベルの金属との間、などにバイアスを閉口する際に応用可能である。(ウィンドウという用語は、誘電体内の閉口を示し、この閉口は、ゲート、ソース、ドレイン、あるいはランナーに対する電気のななを触を可能にする。バイアスという用語は、するの以上ののレベル間の電気的な接触を可能にする。接触穴という用語は、ウィンドウとバイアスとの両方に一般に適用可能である。)

本発明の技術は、ウィンドウあるいはパイアスに加えて他のタイプの関口を形成するために応用可能である。例えば、本発明の技術の他の応用例は、第4図に例示される完全な構造に例示されている。本図は、どのように本発明の技術がフィールド酸化物を形成するために使用可能であるかを例示するが、このフィールド酸化物は、従来のリソグラフィにより達成可能な寸法より小さないはエピタキシャル成長したシリコンであり得る

基板を意味する。参照番号112は、パッド酸化 物を意味する。参照番号113は、例えば、(ウ エハ工程の準備段階の間に普通は堆積されるよう な) 窒化シリコンの層である。他の層でも、酸化 物層112と窒化物層113のそれぞれに代用可 能である。窒化シリコン層113の上部は、パタ ーン転写材料115である。パターン転写材料1 15は、傾斜側面119を有し、傾斜側面119 は、前述の技術により形成されている。層113 と層112は、側壁119を持つ層115を使用 するマスクとして定義されている。層115、層 113、層112が形成された後、フィールド酸 化物121は従来技術により成長される。図によ り、パターン転写材料115用いずに成長された フィールド酸化物の幅は、パターン転写材料11 5を用いて成長されたフィールド酸化物121の 幅より大きいであろうことが分かるが、この理由 は、傾斜壁119がパターン転写材料開口の大き さを減少させるからである。

第4図に例示される構造は、層113とパッド

り、上記記載の候補の中から選択可能なパターン 転写材料である。層213は、パターン化レジス ト材料である。幅Dを有する開口215は、従来 のリソグラフィ技術によりレジスト213内に形 成される。Dより小さい幅を有するトレンチが形 成されることが望ましい。

レジスト材料213がパターン化された後、パターン転写材料209は、上述の技術により内部への傾斜壁217を作るためにエッチングされる。 レジスト213は、もし必要ならば、第6図に表される構造になるように取り除かれる。

酸化物層207は、マスクとしてパターン転写材料209を使用してエッチングされる。第7図に例示されるように、酸化物207内の閉口の幅はTであり、幅Tは、レジスト213内の閉口215の寸法Dより小さい。酸化物207が層205へとエッチングされた後、層205と続いて層203とをエッチングするためにエッチング工程の条件を変えることが必要である。もし必要ならば、パターン転写層209は、酸化物層207が

酸化物112との間にポリシリコン緩衝層をもま た有することが可能である。

本発明の工程は、小さな寸法のトレンチを形成 するためにもまた使用可能である。第5図から第 7 図が例示する工程は、直接的なリソグラフィか ら予想され得る幅より小さな幅を有するトレンチ を形成するために必要とされる工程である。第5 図を参照すると、参照番号201は材料を示すが、 その材料内にトレンチがエッチングされる。(ト レンチの形成は一般に、デバイスの形成以前に行 われる。) 材料201は一般に、シリコン、エピ タキシャル成長したシリコンなどである。容照番 号203と参照番号205とは、それぞれパッド 酸化物層と窒化シリコン層とを示す。パッド酸化 物層203と窒化シリコン層205とは一般に、 シリコン半導体工程の初期ステップ中に形成され る。しかし、これらは、省略可能であり、他の層 がこれらに代用される。層207は、堆積シリコ ン酸化物の厚い層であり、この機能は次のように 説明される。暦209は、パターン転写材料であ

エッチングされた後、取り除かれる。その理由は、狭幅トレンチが酸化物層207内に形成され、層207は引き続き下層エッチングに対するマスクとして役割を果たす。最後に、トレンチ211は、マスクとしての役割を果たす酸化物層207を有する基板201内にエッチングされる。前述のように、酸化物層207は比較的厚くあるべきであり、それにより、層205と層203を通してまた基板201内に、品質を落とさずにエッチングするために使用されるエッチング手順に抵抗可能である。

尚、特許請求の範囲に記載された参照番号は、 発明の容易なる理解のためで、その技術的範囲を 限定するよう解釈されるるべきではない。

4. 図面の簡単な説明

第1図乃至第3図は、本発明によるデバイス形成の方法を例示する概要断面図、

第4図は、本発明の構想の一つの応用例の概要 透視図、

第5図乃至第7図は、さらに本発明の実施例を

特別平3-104216(フ)

例示する追加の概要断面図である。

出 願 人: アメリカン テレフォン アント テレグラフ カムパニー 代 理 人: 三 Q 弘 文印 同 : 桂 木 雄

